

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

日 本 国 特 許 庁
PATENT OFFICE
JAPANESE GOVERNMENT

PCT/JP99/06124

09/831461
02.11.99

EKW

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:


1998年11月10日

出 願 番 号
Application Number:

平成10年特許願第319641号

出 願 人
Applicant(s):

株式会社富士通ゼネラル




**PRIORITY
DOCUMENT**
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

1999年12月10日

特許庁長官
Commissioner,
Patent Office

近 藤 隆 彦



出証番号 出証特平11-3085344

【書類名】 特許願

【整理番号】 P10-95

【提出日】 平成10年11月10日

【あて先】 特許庁長官 伊佐山 建志 殿

【国際特許分類】 H04N 5/66
H04N 7/01
G09G 3/00
G09G 5/00

【発明の名称】 画像拡大処理回路

【請求項の数】 7

【発明者】

【住所又は居所】 神奈川県川崎市高津区末長 1 1 1 6 番地 株式会社富士
通ゼネラル内

【氏名】 相田 徹

【発明者】

【住所又は居所】 神奈川県川崎市高津区末長 1 1 1 6 番地 株式会社富士
通ゼネラル内

【氏名】 大森 英幸

【特許出願人】

【識別番号】 000006611

【氏名又は名称】 株式会社富士通ゼネラル

【代表者】 八木 紹夫

【代理人】

【識別番号】 100076255

【弁理士】

【氏名又は名称】 古澤 俊明

【代理人】

【識別番号】 100084560

【弁理士】

【氏名又は名称】 加納 一男

【手数料の表示】

【予納台帳番号】 057462

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9103066

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像拡大処理回路

【特許請求の範囲】

【請求項 1】 表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路において、前記入力画像データを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面を n 等分（ n は 2 以上の整数）するために設定された領域幅 w と前記 n 個の各領域に設定された拡大率に基づいて、前記画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、前記係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、前記係数記憶部から読み出されたフィルタ係数に基づいて前記画像メモリから読み出された画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタとを具備してなることを特徴とする画像拡大処理回路。

【請求項 2】 係数記憶部は、複数の拡大率に対応したフィルタ係数を予め記憶した係数 ROM（リード・オンリ・メモリ）と、転送開始信号に基づいて前記係数 ROM からフィルタ係数を読み出すとともに、係数書込アドレス及び R/W（リード/ライト）選択信号を出力するメモリ制御部と、前記メモリ制御部から出力する R/W 選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスと前記メモリ制御部から出力する係数書込アドレスの一方を選択して出力するセクタと、前記メモリ制御部から出力する R/W 選択信号が W 選択信号のときには前記セクタから出力する係数書込アドレスに基づいて前記係数 ROM から読み出されたフィルタ係数を記憶し、前記メモリ制御部から出力する R/W 選択信号が R 選択信号のときには前記セクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数 RAM（ランダム・アクセス・メモリ）とからなる請求項 1 記載の画像拡大処理回路。

【請求項 3】 ノンリニア拡大率制御部は、設定された領域幅 w に基づいて、 n 個の領域を順次選択するための領域選択信号を生成する領域選択信号生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設

定された拡大率パラメータ m ($2^n/m$ が拡大率を表し、 m は 2^n 以下の正の整数、 n は 2 以上の整数) を選択して出力する第 1 セレクタと、この第 1 セレクタで選択された拡大率パラメータ m を一方の入力値とする n ビットの加算器と、前記 n 個の領域のうちの選択開始領域に設定された拡大率パラメータ m の入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいて前記アドレスオフセット演算器の演算値と前記加算器の和データとを選択して出力する第 2 セレクタと、この第 2 セレクタの出力値を 1 標本化周期分遅延させ、係数選択アドレスとして出力するとともに前記加算器の他方の入力値とする第 1 遅延器と、前記加算器の桁上げ信号と前記初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を 1 標本化周期分遅延させ画像メモリのイネーブル信号として出力する第 2 遅延器とからなる請求項 1 又は 2 記載の画像拡大処理回路。

【請求項 4】領域選択信号生成部は、初期化信号を計数値 1 としてロードするロード端子 L1 を有し、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅 w を 1 又は 2 倍した値とを比較して一致を検出し、この検出信号を計数値 1 として前記ドットカウンタのロード端子 L1 へ出力する一致検出回路と、前記初期化信号でリセットされ、前記一致検出回路の検出信号をイネーブル信号として前記ドットクロックを計数し、計数値を領域選択信号として出力するアップ/ダウンカウンタと、このアップ/ダウンカウンタの計数値 K が 0 になったときには H レベル信号を出力して前記アップ/ダウンカウンタをアップカウントモードに制御し、前記アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化した後の前記一致検出回路の検出信号に基づいて前記アップ/ダウンカウンタをダウンカウントモードに制御するアップ/ダウン制御部と、初期状態では設定領域幅 w を比較値として前記一致検出回路へ出力し、前記アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化したときに設定領域幅 w を 2 倍した値を比較値として前記一致検出回路へ出力する領域幅制御部とからなる請求項 3 記載の画像拡大処理回路。

【請求項 5】 n 個の領域に設定された拡大率パラメータ m は、表示画面の中

央部に対して左右対称な値としてなる請求項 3 又は 4 記載の画像拡大処理回路。

【請求項 6】 n 個の領域に設定された拡大率パラメータ m は、表示画面の中央部から左右に向かうにつれて順次小さな値としてなる請求項 5 記載の画像拡大処理回路。

【請求項 7】 n 個の領域に設定された拡大率パラメータ m は、表示画面の中央部から左右に向かうにつれて順次大きな値としてなる請求項 5 記載の画像拡大処理回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、アスペクト比 4 : 3 のノーマル画面をアスペクト比 16 : 9 のワイド画面の表示パネル（例えば PDP（プラズマディスプレイパネル））で拡大して表示する場合などに用いられるもので、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路に関するものである。

【0002】

【従来の技術】

近年、アスペクト比 16 : 9 のワイドテレビジョン装置や PDP を用いた映像表示装置が増加している。アスペクト比 4 : 3 の映像ソースをアスペクト比 16 : 9 の映像表示装置で全面表示（フルモード表示）するためには、元々の映像ソースを水平方向に引き伸ばすための画像拡大処理回路を設けなければならない。

従来の画像拡大処理回路は、入力画像データを水平方向に一定の倍率で伸長処理するか、又は水平方向の両端にいくほど倍率が大きくなるように入力画像データを伸長処理していた。

【0003】

【発明が解決しようとする課題】

しかしながら、入力画像データを水平方向に一定の倍率で伸長処理していた従来例では、元々の映像を一定の倍率で水平方向に拡大表示するだけなので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することがで

きず、様々な映像効果を発揮することができないという問題点があった。また、水平方向の両端にいくほど倍率が大きくなるように入力画像データを伸長処理していた従来例では、表示画像を n 等分した各領域を水平方向の両端にいくほど倍率が大きくなるように拡大表示していただけなので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができず、様々な映像効果を発揮することができないという問題点があった。

【0004】

本発明は、上述の問題点に鑑みなされたもので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる画像拡大処理回路を提供することを目的とする。例えば、表示画像を n 等分した各領域の倍率が両端にいくほど大きくなるようにしてパノラマ写真のような映像を表示したり、表示画像を n 等分した各領域の倍率が両端にいくほど小さくなるようにして魚眼レンズを通したような映像を表示したりするなど、様々な映像効果を発揮することができるようにすることを目的とする。

【0005】

【課題を解決するための手段】

本発明は、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路において、入力画像データを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面を n 等分（ n は 2 以上の整数）するために設定された領域幅 w と n 個の各領域に設定された拡大率に基づいて、画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、係数記憶部から読み出されたフィルタ係数に基づいて画像メモリから読み出された画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタとを具備してなることを特徴とする。

【0006】

ノンリニア拡大率制御部が設定領域幅 w と設定拡大率に基づいてイネーブル信

号及び係数選択アドレスを出力することによって、画像メモリから対応した画像データが読み出されるとともに係数記憶部から対応したフィルタ係数が読み出される。そして、フィルタがフィルタ係数に基づいて画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力する。このとき、係数記憶部から読み出されたフィルタ係数は、表示画面を領域幅 w で n 等分する各領域に設定された拡大率に対応しているので、 n 個の各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる。例えば、パノラマ写真のような映像を表示したり、魚眼レンズを通したような映像を表示することができる。

【0007】

表示画面を領域幅 w で n 等分する各領域の拡大率の変更を容易にするために、係数記憶部を、複数の拡大率に対応したフィルタ係数を予め記憶した係数ROM（リード・オンリ・メモリ）と、転送開始信号に基づいて係数ROMからフィルタ係数を読み出すとともに、係数書込アドレス及びR/W（リード／ライト）選択信号を出力するメモリ制御部と、メモリ制御部から出力するR/W選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスとメモリ制御部から出力する係数書込アドレスの一方を選択して出力するセクタと、メモリ制御部から出力するR/W選択信号がW選択信号のときにはセクタから出力する係数書込アドレスに基づいて係数ROMから読み出されたフィルタ係数を記憶し、メモリ制御部から出力するR/W選択信号がR選択信号のときにはセクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数RAM（ランダム・アクセス・メモリ）とで構成する。

【0008】

ノンリニア拡大率制御部の構成を簡単にするために、ノンリニア拡大率制御部を、設定された領域幅 w に基づいて n 個の領域を順次選択するための領域選択信号を生成する領域選択信号生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設定された拡大率パラメータ m ($2^n/m$ が拡大率を表し、 m は 2^n 以下の正の整数、 n は 2 以上の整数) を選択して出力する第1セクタと、この第1セクタで選択された拡大率パラメータ m を一方の入

力値とする n ビットの加算器と、 n 個の領域のうちの選択開始領域に設定された拡大率パラメータ m の入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいてアドレスオフセット演算器の演算値と加算器の和データとを選択して出力する第2セレクタと、この第2セレクタの出力値を1標本化周期分遅延させ、係数選択アドレスとして出力するとともに加算器の他方の入力値とする第1遅延器と、加算器の桁上げ信号と初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を1標本化周期分遅延させ画像メモリのイネーブル信号として出力する第2遅延器とで構成する。

【0009】

領域選択信号生成部の構成を簡単にするために、領域選択信号生成部を、初期化信号を計数値1としてロードするロード端子L1を有し、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅 w を1又は2倍した値とを比較して一致を検出し、この検出信号を計数値1としてドットカウンタのロード端子L1へ出力する一致検出回路と、初期化信号でリセットされ、一致検出回路の検出信号をイネーブル信号としてドットクロックを計数し、計数値を領域選択信号として出力するアップ/ダウンカウンタと、このアップ/ダウンカウンタの計数値 K が0になったときにはHレベル信号を出力してアップ/ダウンカウンタをアップカウントモードに制御し、アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化した後の一致検出回路の検出信号に基づいてアップ/ダウンカウンタをダウンカウントモードに制御するアップ/ダウン制御部と、初期状態では設定領域幅 w を比較値として一致検出回路へ出力し、アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化したときに設定領域幅 w を2倍した値を比較値として一致検出回路へ出力する領域幅制御部とで構成する。

【0010】

係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にするために、 n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とする。

【0011】

左右端にいくほど拡大率が大きくなってパノラマ写真のような映像を映し出すことができるようにするために、 n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次小さな値とする。

【0012】

左右端にいくほど拡大率が小さくなって魚眼レンズを通したような映像を映し出すことができるようにするために、 n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次大きな値とする。

【0013】

【発明の実施の形態】

以下、本発明による画像拡大処理回路の一実施形態例を図1以下を用いて説明する。説明の便宜上、入力画像データを8ビットとし、アスペクト比16:9の表示画面を設定された領域幅 w で16等分($n=16$ の場合)し、各領域に任意に設定された拡大率パラメータ m を、図4に示すように、表示画面の左端の領域0から中央部の領域7までを m_0 から m_7 までとし、中央部の領域8から右端の領域15までを m_7 から m_0 までとし、表示画面の中央部に対して左右対称な値とする。拡大率パラメータ m は拡大率に対応した値で、 $256/m$ が拡大率に相当する。すなわち、拡大率パラメータ $m_0 \sim m_7$ は拡大率データに対応する。

【0014】

図1において、10は標本化周波数 F_s で標本化された画像データを入力する入力端子、12は入力画像データを記憶する画像メモリの一例としてのフレームメモリである。このフレームメモリ12はFIFO (first-in first-out) 動作可能、すなわち先入れ先出し動作可能な記憶素子で構成されている。14は前記フレームメモリ12から読み出した画像データをフィルタリングしてノンリニア拡大された画像データを出力端子16へ出力するフィルタ、18は複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部、20はノンリニア拡大率制御部である。

【0015】

前記係数記憶部 18 は係数 ROM 22、メモリ制御部 24、セクタ 26 及び係数 RAM 28 で構成されている。前記係数 ROM 22 には複数の拡大率に対応したフィルタ係数が予め記憶されている。前記メモリ制御部 24 は、転送開始信号（例えば、電源オンに応じて発生する信号、又はフィルタリング特性を変更するときに発生する信号）に基づいて予め決められた係数書込アドレス AD1、ROM アドレス AD2 及び R/W 選択信号を出力する。前記セクタ 26 は、R/W 選択信号が W 選択信号のときには前記メモリ制御部 24 から出力する係数書込アドレス AD1 を選択して出力し、R/W 選択信号が R 選択信号のときには前記ノンリニア拡大率制御部 20 から出力する係数選択アドレス AD3（後述する）を選択して出力する。前記係数 RAM 28 は、R/W 選択信号が W 選択信号のときには、前記セクタ 26 で選択された係数書込アドレス AD1 に基づいて前記係数 ROM 22 から読み出されたフィルタ係数を書き込み、R/W 選択信号が R 選択信号のときには、前記セクタ 26 で選択された係数選択アドレス AD3 に基づいて対応したフィルタ係数を読み出す。

【0016】

前記ノンリニア拡大率制御部 20 は、図 2 に示すように、領域選択信号生成部 30、第 1 セクタ 32、n ビットの加算器 34、アドレスオフセット演算器 36、第 2 セクタ 38、第 1 遅延器 40、論理和回路 42 及び第 2 遅延器 44 で構成されている。

【0017】

前記領域選択信号生成部 30 は、設定された領域幅 w に基づいて 16 個の領域を順次選択するための領域選択信号を生成し、前記第 1 セクタ 32 は前記領域選択信号生成部 30 で生成した領域選択信号に基づいて領域 0～7、8～15 に設定された拡大率パラメータ $m_0 \sim m_7$ 、 $m_7 \sim m_0$ を選択して出力する。

前記領域選択信号生成部 30 は、具体的には、図 3 に示すように、ドットカウンタ 46、一致検出回路 48、アップ/ダウンカウンタ 50、アップ/ダウン制御部 52 及び領域幅制御部 54 で構成されている。

【0018】

前記ドットカウンタ 46 は初期化信号を計数値 1 としてロードするロード端子 L1 を有し、CK 端子に入力するドットクロックを計数する。前記一致検出回路 48 は前記ドットカウンタ 46 の計数値と前記領域幅制御部 54 から出力する比較値（設定領域幅 w を 1 又は 2 倍した値）とを比較して一致を検出する。前記アップ／ダウンカウンタ 50 は、初期化信号でリセットされ前記一致検出回路 48 の検出信号をイネーブル信号としてドットクロックを計数し、計数値 K を領域選択信号として出力する。前記アップ／ダウン制御部 52 は、前記アップ／ダウンカウンタ 50 の計数値 K が 0 になったときには H レベル信号を出力して前記アップ／ダウンカウンタ 50 をアップカウントモードに制御し、前記アップ／ダウンカウンタ 50 の計数値 K が表示画面の領域 6 に対応する値から領域 7 に対応する値に変化した後の前記一致検出回路 48 の検出信号に基づいて出力を L レベル信号に変化させ前記アップ／ダウンカウンタ 50 をダウンカウントモードに制御する。前記領域幅制御部 54 は、初期状態では設定領域幅 w を比較値として前記一致検出回路 48 へ出力し、前記アップ／ダウンカウンタ 50 の計数値 K が表示画面の領域 6 に対応する値から領域 7 に対応する値に変化したときに設定領域幅 w を 2 倍した値を比較値として前記一致検出回路 48 へ出力し、前記アップ／ダウン制御部 52 の出力が H レベルから L レベルに変化したときに初期状態に戻る。

【0019】

前記加算器 34 は、前記第 1 セレクタ 32 で選択された拡大率パラメータ m ($m_0 \sim m_7$ のうちの 1 つ) を一方の入力 B とし前記第 1 遅延器 40 から出力する係数選択アドレス AD3 を他方の入力 A として加算し、前記アドレスオフセット演算器 36 は 16 個の領域のうちの選択開始の領域 0 に設定された拡大率パラメータ m_0 の入力に基づき係数選択アドレス AD3 の始点を演算する。前記第 2 セレクタ 38 は初期化信号によって前記アドレスオフセット演算器 36 の演算値を選択して出力し、初期化信号がなくなった後には前記加算器 34 の和出力 S を選択して出力する。前記第 1 遅延器 40 は前記第 2 セレクタ 38 の出力値を 1 標本化周期分遅延させ、係数選択アドレス AD3 として前記セレクタ 26 へ出力するとともに前記加算器 34 の他方の入力 A として出力する。前記論理和回路 42 は前記加算器 34 の桁上げ信号 CO と初期化信号の論理和信号を出力し、前記第 2

遅延器 44 は前記論理和回路 42 の出力信号を 1 標本化周期分遅延させ、イネーブル信号として前記フレームメモリ 12 及びフィルタ 14 に出力する。

【0020】

前記アドレスオフセット演算器 36 の演算は、拡大パラメータ $m0$ の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「1」がでるまで各ビットの「0」を「1」に変えたとともに、最初にでた「1」を「0」に変え、さらにその他の残りのビットを全て「0」にする演算に相当する。例えば、 $m0 = 148$ (拡大率 $= 256 / 148 \approx 1.73$) を 8 ビット表示すると「10010100」となるので、この各ビットに対して上述のビット変換による演算をすると、「00000011」($= 16$ 進数表示で 03 h) となり、領域 0 の係数選択アドレス AD3 に相当する。

【0021】

前記フィルタ 14 は、前記フレームメモリ 12 から読み出した画像データを順次 1 標本化周期 T ($T = 1 / F_s$) 分遅延させて出力する複数の遅延器 $D1 \sim Dp$ (p は 2 以上の整数で、図示を省略する。) と、前記フレームメモリ 12 から読み出した画像データに前記係数 RAM 28 から読み出した対応するフィルタ係数を掛けて出力する乗算器 $A0$ (図示省略) と、複数の遅延器 $D1 \sim Dp$ のそれぞれから出力する画像データに前記係数 RAM 28 から読み出した対応するフィルタ係数を掛けて出力する乗算器 $A1 \sim Ap$ (図示省略) と、乗算器 $A0 \sim Ap$ の出力を加算し出力画像データとして出力端子 16 へ出力する加算器 (図示省略) とで構成されている。

【0022】

つぎに、図 1 ～ 図 3 の作用を図 4 ～ 図 5 を併用して説明する。

A: まず図 3、図 4 を用いて、図 2 の領域選択信号生成部 30 から領域選択信号が出力する作用について説明する。

(イ) 図 3 において、ドットカウンタ 46 は初期化信号に基づいて計数値 1 をロードしてドットクロックを計数する。一致検出回路 48 はドットカウンタ 46 の計数値を領域幅制御部 54 から出力する比較値 (初期状態では設定された領域幅 w) と比較し、一致したときに検出信号を出力する。この設定領域幅 w は、1

水平ラインの有効水平ドット数（例えば1920）を分割領域数16で割った値（例えば120）である。

【0023】

(ロ) アップ/ダウンカウンタ50は、初期化信号でリセットされ一致検出回路48の検出信号をイネーブル信号としてドットクロックを計数し、計数値を領域選択信号として出力する。アップ/ダウン制御部52は、アップ/ダウンカウンタ50の計数値Kが0のとき（初期状態）に出力をLレベル信号からHレベル信号に変化してアップ/ダウンカウンタ50をアップカウントモードに制御し、アップ/ダウンカウンタ50の計数値Kが6（領域6に対応）から7（領域7に対応）に変化した後の最初の一致検出回路48の検出信号に基づいて出力をHレベル信号からLレベル信号に変化してアップ/ダウンカウンタ50をダウンカウントモードに制御する。領域幅制御部54は、初期状態では設定領域幅wを比較値として一致検出回路48へ出力し、アップ/ダウンカウンタ50の計数値Kが6から7に変化したときに設定領域幅wを2倍した値を比較値として一致検出回路48へ出力し、アップ/ダウン制御部52の出力がHレベルからLレベルに変化したときに初期状態に戻る。

【0024】

(ハ) したがって、ドットカウンタ46の計数値が設定領域幅w（例えば120）に達するまではアップ/ダウンカウンタ50の計数値0（ $K=0$ ）が領域選択信号として出力し、ドットカウンタ46の計数値が設定領域幅wに達する毎に一致検出回路48から検出信号が出力してアップ/ダウンカウンタ50の計数値が+1するので、表示画面の領域0から領域7までについては、アップ/ダウンカウンタ50の計数値Kは0から7まで変化する。そして、アップ/ダウンカウンタ50の計数値Kが6から7に変化したときに一致検出回路48への比較値が設定領域幅wの2倍に変化し、アップ/ダウンカウンタ50の計数値Kが6から7に変化した後の最初の一致検出回路48の検出信号（出力するタイミングはKが7から8に変化するときである。）でアップ/ダウンカウンタ50がダウンカウントモードに変化するとともに、一致検出回路48への比較値が初期状態の設定領域幅wに戻るので、表示画面の領域8から領域15までについては、アップ

／ダウンカウンタ50の計数値Kが7から0まで変化する。

【0025】

B：つぎに図2及び図5を用いて図1のノンリニア拡大率制御部20から係数選択アドレスAD3及びイネーブル信号が出力する作用について説明する。

(イ) 図2において、第1セレクタ32は、領域選択信号生成部30で生成した領域選択信号に基づいて、16個の領域0～7、8～15に設定された拡大率パラメータ $m_0 \sim m_7$ 、 $m_7 \sim m_0$ を選択して出力する。パノラマ写真のような映像を映し出すときには、図5に示すように、表示画面の中央部の領域7、8の m_7 を最も大きな値（例えば237、拡大率 $= 256 / 237 \approx 1.08$ ）とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値（例えば $m_0 = 148$ （拡大率 $= 256 / 148 \approx 1.73$ ））とする。

【0026】

(ロ) アドレスオフセット演算器36は、拡大パラメータ m_0 の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「1」がでるまで各ビットの「0」を「1」に変え、最初にでた「1」を「0」に変え、さらにその他の残りのビットを全て「0」にする演算に相当する。このため、 $m_0 = 148$ （拡大率 $= 256 / 148 \approx 1.73$ ）のときには、8ビット表示が「10010100」となるので、この各ビットに対して上述のビット変換による演算をして「00000011」（＝16進数表示で03h）を出力する。

【0027】

(ハ) 第2セレクタ38は初期化信号によってアドレスオフセット演算器36の演算値03hを選択して出力し、この演算値03hが第1遅延器40で1ドットクロック分（1標準化周期分）遅延して加算器34のA入力となり、第1セレクタ32で選択した94h（ $m_0 = 148$ の16進数表示）が加算器34のB入力となるので、加算器34は97hを和出力Sとして出力する。そして、初期化信号がなくなる（例えばHレベルからLレベルに変化する）と、第2セレクタ38は加算器34の和出力Sの97hを選択して出力する。この97h（和出力S）は、初期化信号がなくなった後の2番目のドットクロックのタイミングで係数選択アドレスAD3として出力するとともに加算器34のA入力となるので、3

番目のドットクロックのタイミングではABh (97h+94h) が係数選択アドレスAD3として出力するとともに加算器34のA入力となる。同様にして4番目のドットクロックのタイミングでは3Fh (ABh+94h) が係数選択アドレスAD3として出力するとともに加算器34のA入力となる。この4番目のドットクロックのタイミングでは加算器34のCO端子にHレベル信号が現われ、第2遅延器44で1ドットクロック遅延しイネーブル信号として出力する。

【0028】

(二) したがって、第1セレクタ32が領域0に設定された拡大率パラメータm0を選択して出力しているときには、第2セレクタ38から第1遅延器40を介して出力する係数選択アドレスAD3は、ドットクロック毎に03h、97h、ABh、3Fh、…と変化し、係数記憶部18のセレクタ26を介して係数RAM28に読出アドレスとして入力する。同時に加算器34のCO端子にHレベル信号が現われる毎に、1ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ12及びフィルタ14に入力する。

同様にして、第1セレクタ32が領域1～7に設定された拡大率パラメータm1～m7を選択して出力しているときには、各拡大率パラメータについて、ドットクロック毎に変化する対応した係数選択アドレスAD3が係数RAM28に読出アドレスとして入力し、加算器34のCO端子にHレベル信号が現われる毎に、1ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ12及びフィルタ14に入力する。

また、第1セレクタ32が領域8～15に設定された拡大率パラメータm7～m0を選択して出力しているときも同様である。

【0029】

C: つぎに、図5を用いて図1のフレームメモリ12及びフィルタ14の作用及び表示映像について説明する。

(イ) フレームメモリ12は、標本化周波数Fsで標本化されて入力端子10に入力した画像データを1フレーム分記憶する。そして、このフレームメモリ12から画像データを読み出すときには、ノンリニア拡大率制御部20から出力するイネーブル信号によって画像データを更新するか保持するかが決まり、読み出

された画像データはフィルタ 14 に入力する。すなわち、ノンリニア拡大率制御部 20 から出力するイネーブル信号が H レベルのときには、1 ドットクロック毎に新たな 1 画素分の画像データが読み出されてフィルタ 14 に入力し、ノンリニア拡大率制御部 20 から出力するイネーブル信号が L レベルのときには、直前に読み出された 1 画素分の画像データが保持されてフィルタ 14 に入力する。

【0030】

(ロ) ノンリニア拡大率制御部 20 から出力する係数選択アドレス AD 3 によって、係数記憶部 18 の係数 RAM 28 から対応したフィルタ係数が読み出されフィルタ 14 内の乗算器 A0～Ap に入力する。

また、ノンリニア拡大率制御部 20 から出力するイネーブル信号は、タイミング制御用（例えばタイミング一致用）の信号としてフィルタ 14 内の遅延器 D1～Dp の EN 端子に入力する。

【0031】

(ハ) したがって、フィルタ 14 は、係数記憶部 18 の係数 RAM 28 から読み出されたフィルタ係数によって、フレームメモリ 12 から読み出された画像データをフィルタリングし、ノンリニア拡大された画像データを出力端子 16 に出力する。

例えば、ノンリニア拡大率制御部 20 から出力する係数選択アドレス AD 3 が領域 0（拡大率パラメータ m0）に対応しているとき（03h、97h、ABh、3Fh、…）には、各アドレス毎に対応したフィルタ係数がフィルタ 14 内の複数の乗算器 A0～Ap に入力して対応した画像データとの掛け算が行われ、ついで加算器で加算され出力端子 16 に出力する。

同様に、ノンリニア拡大率制御部 20 から出力する係数選択アドレス AD 3 が領域 1（拡大率パラメータ m1）に対応しているときには、各アドレス毎に対応したフィルタ係数がフィルタ 14 内の複数の乗算器 A0～Ap に入力して対応した画像データとの掛け算が行われ、ついで加算器で加算され出力端子 16 に出力する。ノンリニア拡大率制御部 20 から出力する係数選択アドレス AD 3 が領域 2～7（拡大率パラメータ m1～m7）又は領域 8～15（拡大率パラメータ m7～m0）に対応しているときも同様である。

【0032】

(二) 出力端子 16 に出力した画像データが PDP のような表示パネルに供給されると、この表示パネルはパノラマ写真のような映像を映し出す。

すなわち、図 4 に示すようなアスペクト比が 16 : 9 のワイド画面を領域幅 w で 16 等分し、図 5 に示すように、表示画面の中央部の領域 7、8 の拡大率パラメータ m の値を相等しく、かつ最も大きな値 ($m_7 = 237$ 、拡大率は最も小さい (拡大率 = $256 / 237 \approx 1.08$)) とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域 0、15 のの拡大率パラメータ m の値を相等しく、かつ最も小さな値 ($m_0 = 148$ 、拡大率は最も大きい (拡大率 = $256 / 148 \approx 1.73$)) とすると、ワイド画面の表示パネルでパノラマ写真のような映像をフルモードで映し出すことができる。

【0033】

前記実施形態例では、表示画面を領域幅 w で 16 等分し、拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次小さな値として、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にし、さらに表示パネルでパノラマ写真のような映像を映し出すことができるようにしたが、本発明はこれに限るものでなく、表示画面を領域幅 w で n 等分し n 個の各領域の拡大率パラメータを任意な値として、様々な効果の映像を映し出すような場合について利用することができる。

例えば、表示画面を領域幅 w で 16 等分し、図 6 に示すように、拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次大きな値とした場合についても利用することができる。すなわち、表示画面の中央部の領域 7、8 の拡大率パラメータ m の値を相等しく、かつ最も小さな値 ($m_7 = 152$ 、拡大率は最も大きい (拡大率 = $256 / 152 \approx 1.68$)) とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域 0、15 のの拡大率パラメータ m の値を相等しく、かつ最も大きな値 ($m_0 = 235$ 、拡大率は最も小さい

(拡大率 = $256/253 \approx 1.09$)) とすると、表示パネルで魚眼レンズを通したような映像をフルモードで映し出すことができる。

【0034】

前記実施形態例では、領域選択信号生成部の構成を簡単にするために、領域選択信号生成部をドットカウンタ、一致検出回路、アップ/ダウンカウンタ、アップ/ダウン制御部及び領域幅制御部で構成したが、本発明はこれに限るものでなく、設定された領域幅 w に基づいて n 個の領域を順次選択するための領域選択信号を生成するものであればよい。

【0035】

前記実施形態例では、ノンリニア拡大率制御部の構成を簡単にするために、ノンリニア拡大率制御部を領域選択信号生成部、第1セレクタ、 n ビットの加算器、アドレスオフセット演算器、第2セレクタ、第1遅延器、論理和回路及び第2遅延器で構成したが、本発明はこれに限るものでなく、表示画面を n 等分するために設定された領域幅 w と n 個の各領域に設定された拡大率に基づいて画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するものであればよい。

【0036】

前記実施形態例では、表示画面を領域幅 w で n 等分する各領域の拡大率の変更を容易にすることができるようにするために、係数記憶部を、係数ROM、メモリ制御部、セレクタ及び係数RAMで構成したが、本発明はこれに限るものでなく、複数の拡大率に対応したフィルタ係数を予め記憶したものであればよい。

【0037】

【発明の効果】

本発明による画像拡大処理回路は、画像メモリ、係数記憶部、ノンリニア拡大率制御部及びフィルタを具備し、ノンリニア拡大率制御部から出力するイネーブル信号、係数選択アドレスに基づいて画像メモリから対応した画像データを読み出すとともに係数記憶部から対応したフィルタ係数を読み出し、フィルタによるフィルタ係数に基づく画像データのフィルタリングにより、水平方向に非線形拡

大処理された画像データを出力するように構成した。このとき、係数記憶部から読み出されたフィルタ係数は、表示画面を領域幅 w で n 等分する各領域に設定された拡大率に対応しているので、表示画面を n 等分する各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる。例えば、パノラマ写真のような映像を表示したり、魚眼レンズを通したような映像を表示することができる。

【0038】

係数記憶部を、係数ROM、メモリ制御部、セクタ及び係数RAMで構成した場合には、表示画面を領域幅 w で n 等分する各領域の拡大率の変更を容易にすることができる。

【0039】

ノンリニア拡大率制御部を、領域選択信号生成部、第1セクタ、 n ビットの加算器、アドレスオフセット演算器、第2セクタ、第1遅延器、論理和回路及び第2遅延器で構成した場合には、ノンリニア拡大率制御部の構成を簡単にすることができる。

【0040】

領域選択信号生成部を、ドットカウンタ、一致検出回路、アップ/ダウンカウンタ、アップ/ダウン制御部及び領域幅制御部で構成した場合には、領域選択信号生成部の構成を簡単にすることができる。

【0041】

n 個の領域に設定された拡大率パラメータ m を表示画面の中央部に対して左右対称な値とした場合には、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセクタの構成を簡単にすることができる。

【0042】

n 個の領域に設定された拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次小さな値とした場合には、端にいくほど拡大率が大きくなってパノラマ写真のような映像を映し出すことができる。

【0043】

n 個の領域に設定された拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次大きな値とした場合には、端にいくほど拡大率が小さくなって魚眼レンズを通したような映像を映し出すことができる。

【図面の簡単な説明】

【図 1】

本発明による画像拡大処理回路の一実施形態例を示すブロック図である。

【図 2】

図 1 中のノンリニア拡大率制御部 2 0 の具体例を示すブロック図である。

【図 3】

図 2 中の領域選択信号生成部 3 0 の具体例を示すブロック図である。

【図 4】

アスペクト比 1 6 : 9 の表示画面を設定領域幅 w で 1 6 等分し、中央部の領域 7、8 の拡大率パラメータ m の値を同一の m 7 に設定し、その他の領域 0 ~ 6、1 5 ~ 9 の拡大率パラメータ m の値を中央部に対して左右対称な値 m 0 ~ m 6 に設定した場合を示す説明図である。

【図 5】

図 4 において、パノラマ写真のような映像を表示するために、表示画面の中央部の領域 7、8 の拡大率パラメータ m の値を最も大きな値（拡大率（ $= 256 / m$ ）では最も小さな値に対応する）とし、中央部から左右に向かうにつれて順次小さな値とし、左右端の領域 0、1 5 の拡大率パラメータ m の値を最も小さな値（拡大率（ $= 256 / m$ ）では最も大きな値に対応する）とした場合の、領域と拡大率の関係を示す図である。

【図 6】

図 4 において、魚眼レンズを通したような映像を表示するために、表示画面の中央部の領域 7、8 の拡大率パラメータ m の値を最も小さな値（拡大率（ $= 256 / m$ ）では最も大きな値に対応する）とし、中央部から左右に向かうにつれて順次大きな値とし、左右端の領域 0、1 5 の拡大率パラメータ m の値を最も大きな値（拡大率（ $= 256 / m$ ）では最も小さな値に対応する）とした場合の、領


域と拡大率の関係を示す図である。

【符号の説明】


10…画像データの入力端子、 12…フレームメモリ（画像メモリの一例）、
 14…フィルタ、 16…画像データの出力端子、 18…係数記憶部、
 20…ノンリニア拡大率制御部、 22…係数ROM、 24…メモリ制御部、
 26…セクタ、 28…係数RAM、 30…領域選択信号生成部、 32
 …第1セクタ、 34…CO（桁上げ信号）出力付きの8ビットの加算器、
 36…アドレスオフセット演算器、 38…第2セクタ、 40…第1遅延器
 、 42…論理和回路、 44…第2遅延器、 46…ドットカウンタ、 48
 …一致検出回路、 50…アップ／ダウンカウンタ、 52…アップ／ダウン制
 御部、 54…領域幅制御部、 AD1…係数書込アドレス、 AD2…ROM
 アドレス、 AD3…係数選択アドレス、 m0～m7…拡大率パラメータ、
 R／W選択信号…リード／ライト選択信号、 w…表示画面をn等分するために
 設定された領域幅。

【書類名】 図面


【図 1】




【図 2】




【図 3】




【图 4】



【图 5】



【図 6】



【書類名】 要約書

【要約】

【課題】 表示画像を設定領域幅 w で n 等分した各領域について任意の倍率で水平方向に拡大表示でき、様々な映像効果を発揮できるようにすること。

【解決手段】 入力画像データを記憶するフレームメモリ12と、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部18と、設定領域幅 w と n 個の各領域に設定された拡大率に基づいて、フレームメモリ12から対応した画像データを読み出すイネーブル信号を出力するとともに、係数記憶部18から対応したフィルタ係数を読み出す係数選択アドレスAD3を出力するノンリニア拡大率制御部20と、係数記憶部18からのフィルタ係数に基づいてフレームメモリ12からの画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタ14とを具備し、パノラマ写真のような映像や魚眼レンズを通したような映像など様々な映像を拡大して表示することができる。

【選択図】 図1

認定・付加情報

特許出願の番号	平成10年 特許願 第319641号
受付番号	59800718968
書類名	特許願
担当官	茨田 幸雄 6051
作成日	平成11年 3月29日

<認定情報・付加情報>

【特許出願人】

【識別番号】	000006611
【住所又は居所】	神奈川県川崎市高津区末長1116番地
【氏名又は名称】	株式会社富士通ゼネラル

【代理人】

申請人	
【識別番号】	100076255
【住所又は居所】	東京都千代田区平河町1丁目5番3号 大和屋ビル3階 古澤特許事務所
【氏名又は名称】	古澤 俊明

【代理人】

【識別番号】	100084560
【住所又は居所】	東京都千代田区平河町1丁目5番3号 大和屋ビル3階 古澤特許事務所
【氏名又は名称】	加納 一男

出 願 人 履 歴 情 報

識別番号 [000006611]

1. 変更年月日 1990年 8月27日

[変更理由] 新規登録

住 所 神奈川県川崎市高津区末長1116番地

氏 名 株式会社富士通ゼネラル